1. Logic State
Gerbang
Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan
input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner
yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga
dihasilkan sebuah sinyal output yang dapat digunakan untuk proses
berikutnya.
2. Switch SPDT
SPDT (Single Pole Double Throw), merupakan golongan saklar yang memiliki 3 terminal. Jenis saklar ini dapat digunakan sebagai saklar pemilih
3. Logic Probe
Logic probe adalah alat yang dapat menganalisa suatu
rangkaian IC dengan cara menunjukkan logika keluaran dari kaki pin IC tersebut
.
4. J-K Flip-Flop
(74LS112)
JK flip-flop digunakan
sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun
pencacah turun (down counter). Counter (rangkaian logika sekuensial yang
dibentuk dari flip-flop.
5. D Flip-flop (7474)
D Flip-Flop adalah salah satu Flip
Flop yang dapat menyimpan data. Ini dapat digunakan digunakan untuk
menyimpan data secara statis atau dinamis tergantung pada desain sirkuit.
Pertama mari kita perhatikan rangkaian J-K flip flop terdapat inputan kaki S dan R, pada kaki inputan S dan R jika sama sama bernilai 1 maka input R dan S dapat diabaikan , namun jika salah satu inputan R atau S bernilai 1 maka input pada kaki J dan K yang dapat kita abaikan. Pada rangkaian ini nilai inputan pada R dan S sama sama bernilai 1 karena pada inputnya aktif low maka outputnya akan aktif high atau bernilai 1, oleh karena itu input R dan S dapat kita abaikan. Masuk ke input J dan K flip flop , inputan J nya bernilai 0 dan inputan K nya bernilai 1 , pada bagian clock aktif low, maka gelombang sinyal akan berganti naik atau turun pada keadaan Fall Time (FT) yang dimana keadaan dari 1 menuju keadaan 0. Lalu, sesuai tabel kebenaran J-K flip flop jika inputan J dan K berupa 0 dan 1 maka outputnya akan bernilai 0 dan 1.
Selanjutnya kita perhatikan pada rangkaian D-flip flop yang dimana inputnya merupakan gabungan dari dua input yang pada salah satu inputnya diberi gerbang NOT . Sama seperti sebelumnya karena ada inputan R dan S maka kita perhatikan lebih dahulu inputan R dan S yang dimana bernilai 1 dan tidak aktif dikarenakan aktif low. Untuk clock pada rangkaian ini merupakan aktif high yaitu gelombang sinyal pada output akan berganti naik atau turun jika pada kondisi Rise Time(RT) atau kondisi dari keadaan 0 ke 1. Sesuai tabel kebenaran D-flip flop, karena inputannya bernilai 1 maka akan menghasilkan output 1 dan Q' bernilai 0.
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0 , apa yang terjadi pada rangkaian?
Jawab :
Pada rangkaian percobaan 1 khusunya pada J-K Flip-Flop terdapat inputan J-K, dan R-S . Dimana B0 dihubungkan ke input R dan B1 dihubungkan ke input S dan pada B0 B1 terdapat inverter untuk keluarannya. Jika B0 dan B1 diberi logika 0 maka keluarannya akan menjadi logika 1 atau menjadi outpu high, maka akan terjadi kondisi terlarang pada rangkaian karena output pada Q dan Q' adalah 1.
2. Jelaskan bagaimana jika B3 diputuskan atau tidak dihubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jawab :
B3 disini berfungsi sebagai clock pada J-K Flip-flop , maka jika B3 diputuskan maka inputan pada J-K Flip-flop akan berada pada kondisi don't care dimana jika inputnya berubah maka tidak akan ada perubahan pada outputnya.
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada flip flop?
Jawab :
a. Kondisi Toggle
Kondisi toggle merupakan kondisi dimana outputnya akan berlawanan dari inputnya. Contohnya pada J-K Flip-Flop jika input J dan K sama sama bernilai 1 maka outputnya akan berlawanan atau bernilai 0.
b. Kondisi Not Change
Kondisi not change pada flip flop adalah jika inputnya bernilai sama sama 0 maka outputnya tidak akan berubah . Contohnya pada J-K Flip-Flop dan R-S Flip-Flop
c. Kondisi Terlarang
Kondisi terlarang yaitu ketika masukan R dan S sama sama berlogika 1 dan outputnya tidak mengalami perubahan.
.png)
.png)
.png)
Tidak ada komentar:
Posting Komentar